(19)日本国特許庁(JP)

#### (12) 特許公 報 (B2)

(11)特許番号

# 第2918792号

(45)発行日 平成11年(1999) 7月12日

(24)登録日 平成11年(1999)4月23日

(51) Int.Cl.8

識別記号

FΙ

HO1L 21/205

21/336 29/786 H01L 21/205

29/78

627B

請求項の数17(全 8 頁)

(21)出願番号

特願平6-327116

(22)出願日

平成6年(1994)12月28日

(65)公開番号

特開平7-326589

(43)公開日

平成7年(1995)12月12日

平成8年(1996)7月10日

審査請求日 (31)優先権主張番号

08/174103

(32)優先日

1993年12月28日

(33)優先権主張国

米国(US)

早期審查対象出願

(73)特許権者 390040660

アプライド マテリアルズ インコーボ

レイテッド

APPLIED MATERIALS,

INCORPORATED

アメリカ合衆国 カリフォルニア州 95054 サンタ クララ パウアーズ

アベニュー 3050

カム ロウ (72)発明者

> カリフォルニア州 アメリカ合衆国、

> 94587, ユニオン シティ, リヴィ

エラ ドライヴ 461

弁理士 長谷川 芳樹 (外3名) (74) 代理人

審査官 長谷山 健

最終頁に続く

# (54) [発明の名称] 薄膜トランジスタ用シングルチャンパCVDプロセス

### (57)【特許請求の範囲】

【請求項1】 単一のCVDチャンバ内で薄膜トランジ スタ基板上に、絶縁体層と、真性アモルファスシリコン 層と、少なくとも1つのドーパントを含むドープアモル ファスシリコン層とを堆積する方法であって、

薄膜トランジスタ基板をCVDチャンバ内に置き、前記 チャンパが前記基板で覆われないチャンパ表面を有する ステップと、

基板上に少なくとも1つの絶縁材料から成る絶縁体層 を、少なくとも400mmの厚さに堆積する第1の堆積 10 イトライドと、ポリマーベースの誘電材料とから成る群 ステップと、

真性アモルファスシリコン層を前記絶縁体層の上に第2 の所定の厚さに堆積する第2の堆積ステップと、

少なくとも1つのドーパントを含むドープアモルファス シリコン層を前記真性アモルファスシリコン層の上に第

3の所定の厚さに堆積させる第3の堆積ステップとを備 え、前記第1の堆積のステップで堆積される前記少なく とも1つの前記絶縁材料が、先の堆積プロセスで前記チ ャンパ表面に残された残留ドーパント全てを実質的に覆 い、前記連続して堆積された真性アモルファスシリコン 層が前記残留ドーバントで汚染されること防止する堆積 方法。

【請求項2】 前記絶縁体層の前記少なくとも1つの絶 縁材料が、窒化珪素と、酸化珪素と、シリコンオキシナ から選択される請求項1に記載の堆積方法。

【請求項3】 少なくとも1枚の基板の堆積プロセスの 後に、前記チャンバ表面をインシチュウプラズマクリー ニングするステップを更に備える請求項1に記載の堆積 方法。

3

[請求項4] 前記ドーパントが、リンと、アンチモンと、ヒ素と、ホウ素とから成る群から選択される請求項1 に記載の堆積方法。

[請求項5] 請求項1の方法に従って作製された薄膜トランジスタ。

[請求項6] 単一のCVDチャンパ内で薄膜トランジスタ基板上に、絶縁体層と、真性アモルファスシリコン層と、少なくとも1つのドーパントを含むドープアモルファスシリコン層とを堆積する方法であって、

薄膜トランジスタ基板をCVDチャンバ内に置き、前記 10 チャンパが前記基板で覆われないチャンパ表面を有する ステップと、

基板上に少なくとも1つの絶縁材料から成る絶縁体層を、前記チャンパ内圧力が1.2~1.5トールの下で、200nm以上の厚さに堆積する第1の堆積ステッフと、

前記チャンパ内圧力が1.2~1.5トールの下で、真性アモルファスシリコン層を前記絶縁体層の上に第2の所定の厚さに堆積する第2の堆積ステップと、

前記チャンパ内圧力が1.2~1.5トールの下で、少 20 なくとも1つのドーパントを含むドープアモルファスシリコン層を前記真性アモルファスシリコン層の上に第3 の所定の厚さに堆積させる第3の堆積ステップとを備え、前記第1の堆積のステップで堆積される前記少なくとも1つの前記絶縁材料が、先の堆積プロセスで前記チャンパ表面に残された残留ドーパント全てを実質的に覆い、前記連続して堆積された真性アモルファスシリコン層が前記残留ドーパントで汚染されるとと防止する堆積方法。

【請求項7】 前記絶縁体層の前記少なくとも1つの絶 30縁材料が、窒化珪素と、酸化珪素と、シリコンオキシナイトライドと、ポリマーベースの誘電材料とから成る群から選択される請求項6 に記載の堆積方法。

[請求項8] 少なくとも1枚の基板の堆積プロセスの後に、前記チャンパ表面をインシチュウプラズマクリーニングするステップを更に備える請求項6に記載の堆積方法。

[請求項9] 前記ドーパントが、リンと、アンチモンと、ヒ素と、ホウ素とから成る群から選択される請求項6 に記載の堆積方法。

【請求項10】 請求項6の方法に従って作製された薄膜トランジスタ。

【請求項11】 内部チャンパ壁面を有するCVDチャンパ内に置かれた基板上に、真性シリコン層とドーパントを含むドープシリコン層とを連続して堆積する、前記ドーパントにより該真性シリコン層を実質的に汚染しない堆積方法であって、

前記チャンパ内で第1の絶縁材料の前駆体ガスのプラズ え、4つの前記ステップ全てが単一のCVDチャンパ内で発生させて、前記チャンパ内に基板が最初に導入さ で行われ、前記第1の堆積のステップで堆積される前記れていない状態で前記内部チャンパ壁面を前記第1の絶 50 少なくとも1つの前記絶縁材料が、先の堆積プロセスで

縁材料で実質的に覆うステップと、

前記チャンバ内に基板を導入するステップと、

第2の絶縁体の層を、前記チャンバ内圧力が1.2~ 1.5トールの下で、200nm以上の厚さに基板上に 堆積する第1の堆積ステップと、

前記チャンパ内圧力が1.2~1.5トールの下で、真性アモルファスシリコン層を前記第2の絶縁体の層の上に第2の所定の厚さに堆積する第2の堆積ステップと、前記チャンパ内圧力が1.2~1.5トールの下で、少なくとも1つのドーパントを含むドープアモルファスシリコン層を前記真性アモルファスシリコン層の上に第3の所定の厚さに堆積させる第3の堆積ステップとを備え、前記第1の堆積のステップで堆積される前記第2の絶縁材料が、先の堆積プロセスで前記チャンバ表面に残された残留ドーパント全てを実質的に覆い、前記連続して堆積された真性アモルファスシリコン層が前記残留ドーパントで汚染されること防止する堆積方法。

【請求項12】 前記第1の絶縁材料と前記第2の絶縁 材料とが、窒化珪素と、酸化珪素と、シリコンオキシナ イトライドと、ポリマーベースの誘電材料とから成る群 から選択される請求項11に記載の堆積方法。

【請求項13】 前記ドーパントが、リンと、アンチモンと、ヒ素と、ホウ素とから成る群から選択される請求項11に記載の堆積方法。

【請求項14】 請求項11の方法に従って作製された 基板。

【請求項15】 請求項11の方法に従って作製された 薄膜トランジスタ。

【請求項16】 化学気相堆積(CVD)チャンバ内に 置かれた基板上に、真性アモルファスシリコン層とドーパントを含むドープアモルファスシリコン層とを連続して堆積する、前記ドーパントにより該真性アモルファスシリコン層を実質的に汚染しない堆積方法であって、

前記チャンパ内に基板が無い状態で、少なくとも1つの 絶縁材料のプラズマを発生し、前記内部表面上を前記絶 縁材料で覆うステップと、

基板上に少なくとも1つの絶縁材料から成る絶縁体層を、前記チャンパ内圧力が1.2~1.5トールの下で、200nm以上の厚さに堆積する第1の堆積ステップと、

前記チャンパ内圧力が  $1.2 \sim 1.5$ トールの下で、真性アモルファスシリコン層を前記絶縁体層の上に第2の所定の厚さに堆積する第2の堆積ステップと、

前記チャンパ内圧力が1.2~1.5トールの下で、少なくとも1つのドーパントを含むドープアモルファスシリコン層を前記真性アモルファスシリコン層の上に第3の所定の厚さに堆積させる第3の堆積ステップとを備え、4つの前記ステップ全てが単一のCVDチャンバ内で行われ、前記第1の堆積のステップで堆積される前記のなくとも1つの前記絶縁材料が、先の堆積プロセスで

}

前記チャンバ表面に残された残留ドーパント全てを実質 的に覆い、前記連続して堆積された真性アモルファスシ リコン層が前記残留ドーパントで汚染されること防止す る堆積方法。

【請求項17】 前記少なくとも1つの絶縁材料が、窒 化珪素と、酸化珪素と、シリコンオキシナイトライド と、ポリマーベースの誘電材料とから成る群から選択さ れる請求項16に記載の堆積方法。

#### 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】本発明は、化学気相堆積(CV D) チャンバ内に配置された基板上に、真性の(intrins ic) アモルファスシリコン層及び少なくともドーパント を1種ドープしたアモルファスシリコン層を連続的に堆 積する改良方法に関する。特に、本発明は、真性の(int rinsic) アモルファスシリコン層及び少なくともドーパ ントを1種ドープしたアモルファスシリコン層を、同じ CVDチャンバ内の薄膜トランジスタ(thin film trans istor:TFT)基板上に堆積し、係る真性のアモルファスシ リコン層を係るドーパントにより汚染しない改良方法に 20 関する。

#### [0002]

【従来の技術】プラズマ励起化学気相堆積法(PECV D) は、種々の基板に電子材料の層を堆積することによ る半導体デバイスの製造に広く用いられる方法である。 PECVDプロセスでは、2枚一組の平行板電極を備え た真空堆積チャンバの中に基板が配置される。通常、基 板は下側の電極でもあるサセプタ上に配置される。堆積 チャンバ内には、上側の電極でもあるガス流入マニホー ルドを介して反応体ガス(reactant gas)が流入される。 2枚の電極間には、 高周波 (RF) 電圧が印加される が、これら電極は、反応体ガスにプラズマを発生させる に充分なRF出力を発生させる。プラズマは、反応体ガ スを分解して、基板体の表面上に所望の物質の層を堆積 させる。この第1の層の上に別の電子材料の別の層を堆 積するには、堆積しようとする別の層の物質を含んだ反 応体ガスを堆積チャンバに流入させればよい。各反応体 ガスはプラズマに暴露されて、所望の材料の層を堆積さ せる。

【0003】近年、大型液晶セルがフラットパネルディ スプレーに用いられるようになった。このタイプの液晶 セルは、液晶材料の層を挟んだ2枚のガラス板を有して いる。ガラス基板は、基板上にコーティングされた導電 性の膜を有し、少なくとも1つの基板がITOフィルム 等のように透明である。基板は、出力源に接続されて、 液晶材料の配向を変化させることができる。導電性膜を 正確にパターン化することにより、液晶セルの様々なエ リアを利用することが可能である。最近では、液晶セル の別々のエリアに非常に高速でアドレスする目的で、薄 膜トランジスタが用いられるようになった。このような 50 ン層とドープアモルファスシリコン層との堆積を連続し

液晶セルは、TVやコンピュータモニタ等のアクティブ マトリックスディスプレイに有用である。

【0004】液晶セルの解像度に対する要求が増してお り、画素と呼ばれる液晶セルの多数のエリアにアドレス することが望ましい。近年のディスプレイパネルには、 1,000,000以上の画素を入れることが可能であ る。各画素を個別にアドレスしスイッチ状態にしたま ま、他の画素へのアドレスを可能にするためには、少な くとも同じ数のトランジスタをガラス板上に形成する必 10 要がある。

【0005】薄膜トランジスタデバイスには大きく2つ のタイプが用いられ、その1つは、バックチャンネルエ ッチ(back channnel etched; BCE)薄膜トランジスタであ る。BCE TFTの処理において多用されるCVDプ ロセスは、3層を連続的に堆積するプロセスである; と の3層とは、典型的にはゲート窒化珪素の絶縁層、ゲー ト酸化珪素の絶縁層又はこれら2つの絶縁層の上に、真 性の (アンドープの) アモルファスシリコン (i-a-Si)層、そしてこの上にリンをドープしたアモルファ スシリコン (n・-a-Si) の薄い層であり、これら を別々の3つのCVDチャンパで堆積する。ドープした アモルファスシリコン層は約40~60mmの厚みでよ いのだが、連続プロセスで真性アモルファスシリコン膜 を汚染する残留リンをチャンバ内に残さないために、従 来技術では別のプロセスチャンバで堆積しなければなら

【0006】ドープしたアモルファスシリコン層の堆積 のステップは、アモルファスシリコンベースのTFTの 堆積プロセス全ての中でも重要なステップである。真性 アモルファスシリコン層の頂面上にドープアモルファス シリコン層を堆積することにより、真性アモルファスシ リコンと続いて堆積されるメタル層との間の電気的接触 を改善する。との真性アモルファスシリコン層とメタル 層との間薄いドープアモルファスシリコン層を堆積する ことにより、真性アモルファスシリコン層とメタル層と の間にオーミック接続を形成せしめる。

#### [0007]

30

【発明が解決しようとする課題】真性アモルファスシリ コン層とドープアモルファスシリコン層とを単一のCV 40 Dチャンパのみで堆積すれば、ドーパントガスや微粒 子、即ち、リン、アンチモン、ヒ素やホウ素の微粒子が チャンパ内に残されてチャンパ壁を覆った場合にこれら は汚染物になる。次のTFT基板の堆積プロセスが行わ れた時に、チャンバ壁に残された残留ドーパントは不純 物として真性アモルファスシリコン層を汚染する。この ような汚染により、薄膜トランジスタデバイスに欠陥が 生じ使用できなくなる。

【0008】その結果、従来のPECVDプロセス薄膜 トランジスタの製造に用いて、真性アモルファスシリコ

て行う場合、ドープアモルファスシリコン層の堆積プロ セスは、アンドープアモルファスシリコン層の堆積プロ セスとは別のCVDチャンバで行う必要がある。ガラス 基板はそのサイズも重量も大きく、例えばサイズが約3 60x465x1. 1mmにもなるため、ガラス基板上 への薄膜の堆積には一般に大きな反応チャンバを要し、 反応チャンバから、次に行われる薄膜の堆積のための別 の反応チャンバへの移動のために、大きく且つしばしば 動作の遅い移送装置が必要となる。この基板の移送操作 は、貴重な処理時間を消費し、系のスループットを低減 10 してしまう。一般に、移送操作は基板温度の低下を伴 い、従って、この移送操作の後に、基板を再び堆積の温 度まで加熱しなければならず、この時間が更に、堆積に 要する時間に付加される。更に、別のチャンバへの移送 の際に、堆積された膜が汚染される恐れが必ず存在す

【0009】従って、本発明の目的は、真性アモルファ スシリコン層とドープアモルファスシリコン層とを連続 して基板上へ堆積する、高スループットの方法を提供す ることにある。

【0010】本発明の他の目的は、真性アモルファスシ リコン層の汚染の問題を生じずに、同じCVDチャンバ 内で、真性アモルファスシリコン層とドープアモルファ スシリコン層とを連続して基板上へ堆積する改良方法を 提供することにある。

### [0011]

【課題を解決するための手段】本発明に従えば、真性ア モルファスシリコン層の汚染の問題を生じずに、同じC VDチャンバ内で、真性アモルファスシリコン層とドー プアモルファスシリコン層とは連続して基板上へ堆積さ

【0012】好適な具体例では、真性アモルファスシリ コン層の堆積に先立ち、誘電絶縁材料の層を堆積する第 1の堆積操作により、真性アモルファスシリコン層とド ープアモルファスシリコン層とは、同じCVDチャンバ 内で基板上に連続して堆積される。TFT基板上に堆積 された絶縁材料は、その前に行われた基板への堆積プロ セスによってチャンバ壁面に残留した残留ドーパントを 実質的に全て覆うに充分な残留絶縁材料をチャンバ壁面 に被覆させるような最低限の厚さをもつ必要がある。と のことにより、同じCVDチャンバ内で基板上に真性ア モルファスシリコン層を堆積させる次の堆積プロセスに 対してクリーンな環境を与えるに有効である。そして、 とのプロセスを繰り返して別の基板を処理することもで きる。

【0013】とのチャンバ内で基板1~10枚に堆積操 作を行った後には、チャンバ内部のインシチュウ(in-si tu )プラズマクリーニングプロセスを行ってもよい。プ ラズマクリーニングプロセスは、チャンバ壁面から絶縁 材料とドーパントとを全て除去するに有効である。この 50 送パドル (図示されず) により、基板38が堆積チャン

インシチュウクリーニングの頻度は、各堆積プロセスに おいて決められるべき多くのプロセスパラメータに依存 する。

#### [0014]

【実施例】本発明は、チャンバ壁面の残留ドーパントに よる真性アモルファスシリコン層の汚染の問題を生じず に、同じCVDチャンバ内で、真性アモルファスシリコ ン層とドープアモルファスシリコン層とを連続して基板 上へ堆積する改良方法を開示する。

【0015】先ず、図1には、本発明に従った方法の実 施が可能なプラズマ励起CVD装置10の模式的な断面 図が示される。この装置は、ターナーらによる米国特許 出願通し番号08/010683番(1993年1月2 8日提出) に開示されている。堆積チャンバ12は、上 面14へ通じる開口と、該開口内の第1の電極ないしガ ス流入マニホールド16とを包含する。もしくは、上面 14は、電極16と一体であり、その内部表面に隣接し ていてもよい。チャンバ12内部には、板状で第1の電 極16と平行な位置にまで伸びたサセプタ18がある。 サセプタ18は、代表的にはアルミニウム製であり、酸 化アルミニウムの層で被覆される。サセプタ18は大地 に接続されて、第2の電極として作用する。サセプタ1 8は、シャフト20の一端に設置され、シャフト20は 垂直方向に堆積チャンバ12の底壁面22を越えて伸び ている。シャフト20は垂直方向に可動であり、サセブ タ18が第1の電極16に対して接近及び分離する垂直 方向への動きを可能にする。リフトオフ板24は、サセ プタ18と知積チャンバ12の底壁面22との間でサセ プタ18と実質的に平行になるように、水平方向に伸 び、且つ垂直方向に対して可動である。リフトオフピン 26は、リフトオフ板24から垂直上向きに突出してい る。リフトオフピン26は、サセプタ18のリフト口2 8を通って伸びることができる位置にあり、サセプタ1 8の厚さよりも少しだけ長い長さを有する。図にはリフ トピン26は2つしか示されないが、リフトオフ板24 の周囲にわたって更に多数のリフトピン26があっても よい。ガス流出口30は、堆積チャンバ12の側壁面を 突き抜けて伸び、堆積チャンバ12の排気手段(図示さ れず) に接続される。ガス流入パイプ42は、堆積チャ ンバ12の第1の電極ないしガス流入マニホールド16 に伸び、ガススイッチネットワーク(図示されず)を介 して種々のガスのソース(図示されず)に接続される。 第1の電極16は、RF出力ソース36に接続される。 通常は、基板をロードロックドア(図示されず)を介し て堆積チャンパ12内のサセプタ18状に基板を運ぶた めの、並びに被覆が済んだ基板を堆積チャンバ12から 除去するための、移送パドル(図示されず)が具備され

【0016】堆積装置10を運転するにあたり、まず移

ボャンパタ 18 上に置かれる。
基板 38 は、サセプタ 18 のリフトロ 28 を越えて広がる大きさである。通常用いられる薄膜トランジスタ基板のサイズは、約360 mm~465 mmである。サセプタ 18 は、リフトオフピン 26 がリフトロ 28 を越えて伸びないような状態になるようにシャフト 20を上向きに動かすととによって、リフトオフピン 26 の上に位置し、サセプタ 18 及び基板 38 は第1の電極に比較的近い位置にある。基板表面とガス流入マニホールド 16 との間の電極間距離ないし間隔は、約0.5~約2 インチの間の電極間距離ないし間隔は、約0.5~約2 インチのある。
(約12.7~約50.8 mm)である。更に好適には、この電極の間隔は、約0.8~約1.4 インチ(約20.32~約35.56 mm)である。

【0017】本発明の堆積プロセスに先立ち、大きなガラス製のTFTシートである基板38は、周知のTFT技術により処理される。好適な具体例では、アルミニウムのバターン化されたメタルを含む最上層が堆積される。

【0018】本発明の堆積のプロセスの開始に際し、先ず、堆積チャンバ12はガス流出口を介して排気される。そして、バターン化されたTFT基板がサセプタ18の上の位置に置かれる。

【0020】窒化珪素ゲート誘電層は、ガラス基板上の 薄膜トランジスタを形成するための絶縁層として有用で あるために、髙品質である必要がある。本発明では、髙 品質の窒化珪素膜は、この堆積操作において、CVDチ\* \* \*ンバ内の圧力を約1.2~約1.5トールに維持し、基板温度を約300~350℃に維持することで得られる。反応体ガスの流量は、反応体ガスのレベルを適正に維持するように制御される。好ましくは、前掲の基板サイズでは、シラン100~300sccm及びアンモニア500~1000sccmを、キャリアガスとしての窒素1000~10000sccmに対して用いて、窒化珪素膜を堆積させる。ゲート窒化珪素膜(又は、ゲート絶縁層)の好ましい厚さは、約50~1000nmである。

10

【0021】また、本発明のプロセスでは誘電絶縁層として、例えば酸化珪素、シリコンオキシナイトライドや、PMDA-ODA、テフロン、ポリキノリン、ポリイミドやシロキサン等のポリマーベースの誘電材料等、他の誘電材料を用いてもよい。

【0022】図2は、3層のCVD処理のバックチャンネル型にエッチングされた薄膜トランジスタの拡大断面図である。アルミニウム等のバターン化メタル(図示させず)で被覆されたガラス製のTFT基板には、先ず、パッシベーションゲート誘電絶縁材料層52が堆積されるが、これには、バッシベーション窒化珪素、ゲート酸化珪素、又はゲート酸化珪素とゲート窒化珪素との複合層等がある。そして、ゲート絶縁層の上には、真性ないしアンドープアモルファスシリコン層54が、約200〜約400nmの厚さで堆積される。次の堆積プロセスでは、約40〜60nmの厚さのドープアモルファスシリコン層56が、真性アモルファスシリコン層56が、真性アモルファスシリコン局54の上に堆積される。使用したドーパントは、リンである。しかし、アンチモン、ヒ素又はホウ素等他のドーバント成30分も、本発明において有用である。

【0023】代表的な堆積プロセス及びその処理条件 を、次の表1~表3に示す。

[0024]

【表1】

Sin <sub>4</sub>	110 sccm
NH <sub>3</sub>	550 sccm
窒素	3900 accm
RF電力	600 Watts
圧力	1.2 torr
電極間隔	1000 mila
サセプタ温度	397°C
基板温度	340°G
	1

[0025]

【表2】

12

	<b>l</b> :
SiH <sub>4</sub>	275 sccm .
H <sub>2</sub>	1550 sccm
RF電力	300 Watts
圧力	1.2 torr
電極間隔	1000 mils
サセプタ温度	397°C
基板温度	320°C

[0026]

#### \* \* (表3)

SiH <sub>4</sub>	275 sccm
H <sub>2</sub>	1000 sccm
0.5% PH <sub>3</sub> in H <sub>2</sub>	500 sccm
RF電力	300 Watts
<b>圧力</b>	1.2 torr
電極間隔	1000 mils
サセプタ温度	397°C
基板温度	320°C

【0027】本発明では、ゲート窒化珪素層、真性アモ ルファスシリコン層及びドープアモルファスシリコン層 の3層全ての堆積を、1つのCVDプロセスチャンバ内 30 で堆積させることができる。コンパクトなCVDチャン バシステムは、チャンバ内のガスの変更及び安定化が早 くでき、また、プロセスチャンバ壁面の面積が小さいた め、絶縁材の堆積プロセスにおいて壁面に堆積したドー プアモルファスシリコンを効率良く覆うことが可能とな るため、コンパクトなCVDチャンバシステム内で実施 すれば非常に有用である。従って、その後の真性アモル ファスシリコンの堆積プロセスにおいて残留ドーパント は覆われたままの状態であるため、真性アモルファスシ リコン層はほとんど汚染されない。プロセスチャンバの インシチュウプラズマクリーニングは、壁面の堆積物の 全蓄積量を低減させるように頻繁なチャンバクリーニン グを可能にする能力がある。このことにより、厚く蓄積 したことから生じた壁面からの膜の剥離による残留物汚 染は排除される。

【0028】また、本発明のシングルチャンバシステムは、システムの信頼性に対して別の利点を与える。従来のシステムでは、ドープアモルファスシリコンの堆積にはただ1つのチャンバのみが使用され、別の層の堆積には2つ以上のチャンバが用いられている。仮に、ドープ

アモルファスシリコンチャンバがメンテナンス等何らか の理由で使用不能になった場合、堆積システム全体が使 用不能になる。本発明の1チャンバシステムを用いれ ば、各チャンバは独立して稼働し、従って非常に大きな システムの信頼性が与えられる。

【0029】シングルチャンバCVDプロセスの有効性を確かめるため、一連の試験が実施された。ドーパントによる汚染を測定するには、真性アモルファスシリコンの電気伝導率が良い指標である。ドープアモルファスシリコンの代表的な電気伝導率は、 $10^{-1}$  (0 hm - cm)  $^{-1}$  のオーダーであり、真性アモルファスシリコンでは、 $10^{-10}$  (0 hm - cm)  $^{-1}$  のオーダーである。

【0030】(実施例)表4に示されるサンブルNo. 1の結果は、リンを含まない膜をリファレンスとして用いるために、リンを含まないチャンパ内でサンブル上に堆積操作を行い得られたものである。その他のサンブルは、ドーブアモルファスシリコン膜が頻繁に処理されたチャンパ内で堆積された。これらのサンブルは、以下の処理ステップで作製された:

- 1) チャンバのインシチュウプラズマクリーニング
- 2)50nmのアモルファスシリコンの堆積
- 3) 所定の厚さでゲート窒化珪素を堆積、No. 2では 50 成長させず

\*【0031】 【表4】

5) 真性アモルファスシリコン膜の電気伝導率を測定 \*

アモルファスシリコンを100nm堆積

サンプル番号	g-SiN-厚さ (nm)	i-a-Si電気伝導率 (Chm-cm)-1
1	リンを含まないチャンパ	$1.4 \pm 1.0 \times 10^{-10}$
2	0	9.2 ± 0.5 x 10 <sup>-8</sup>
3	200	$6.0 \pm 1.0 \times 10^{-10}$
4	400	$1.7 \pm 1.0 \times 10^{-10}$

【0032】表4からわかるように、ゲート窒化珪素のバリア層としての有効性は、厚さが200nm(サンプル3)から400nm(サンプル4)の間で生じている。ゲート窒化珪素層がバリア層として機能するに充分ないし最小の厚さは、約200nmであることがわかった。200nm以上の厚さでは、有効度は更に大きくなる。

【0033】ゲート窒化珪素層として厚さ200nm未満の層が用いられる場合、まずCVDチャンパのシーズニングプロセスを行ってもよい。このプロセスでは、チ20ャンパ内に基板が無い状態で、電極間にある絶縁材料のための反応体ガスにプラズマを発生させ、チャンパ壁面を絶縁材料で実質的に覆う。その後、基板をチャンパ内に導入し、3層のアモルファスシリコン堆積プロセスを実施する。

【0034】本発明は、例示された手法について説明を行ってきたが、とこで用いられた用語は、説明の語と同種のものを意図しており、限定を意図するものではない。

【0035】更に、本発明は好適な具体例に関して説明されたきたが、ここでの教示内容を当業者が直ちに本発明の変形に応用するであろうことが理解されよう。例えば、ゲート窒化珪素の代りに他の誘電材料を用いてもよく、また、リンの代りに他のドーバントを用いてもよ ※

× 63.

[0036]

【発明の効果】以上説明したように、本発明のシングルチャンパCVDプロセスは、真性アモルファスシリコン層の汚染の問題を生じずに、同じCVDチャンパ内で、 真性アモルファスシリコン層とドープアモルファスシリコン層とを連続して基板上へ堆積する改良方法を提供する

14

【図面の簡単な説明】


) 【図1】本発明の実施に用いられたプラズマ励起CVD チャンパの断面図である。

【図2】CVD処理された3層構造のバックチャンネルエッチ薄膜トランジスタの拡大断面図である。


#### 【符号の説明】

10…プラズマ励起CVD装置、12…堆積チャンバ、14…上面、16…第1の電極ないしガス流入マニホールド、18…サセプタ、20…シャフト、22…底壁面、24…リフトオフ板、26…リフトオフピン、28…リフトロ、30…ガス流出口、32…側壁面、36…RF出力ソース、38…基板、42…ガス流入パイプ、50…TFT基板、52…パッシベーションゲート誘電絶縁材料層、54…真性アモルファスシリコン、56…ドープアモルファスシリコン。

【図2】



# 【図1】



### フロントページの続き

(72)発明者 ロバート ロバートソン

アメリカ合衆国, カリフォルニア州

94301, パロ アルト, ウエブスタ

ー ストリート 916

(72)発明者 グオフ ジェフ フェン

アメリカ合衆国, カリフォルニア州

95127, サン ノゼ, ヴァーニス

アヴェニュー 3307

(56)参考文献 特開 平5-335335 (JP, A)

特開 平2-240267 (JP, A)

(58)調査した分野(Int.Cl.<sup>6</sup>, DB名)

H01L 21/205

H01L 29/786